淺談基于高頻調制的霍爾傳感器讀出電路設計與選型

摘要：本文基于霍爾傳感器輸出信號幅度小、頻率低、易受噪聲干擾的特點(diǎn)，有針對性地提出一種基于高頻調制方式實(shí)現的霍爾傳感器讀出電路。該讀出電路主要包括可變增益運算放大器，高頻調制電路以及1bit量化的二階sigma-delta模數轉換器。通過(guò)采用高頻調制，減少電路中低頻噪聲以及失調的影響，同時(shí)經(jīng)過(guò)放大器進(jìn)行幅值放大，避免噪聲混入。首先通過(guò)MATLAB建模仿真確定設計所需參數，然后基于SMIC0.18Ixm混合信號CMOS工藝完成整體電路設計。經(jīng)測試，電路在3.3V電源電壓，1kHz信號帶寬以及256kHz時(shí)鐘頻率下，經(jīng)過(guò)后仿真得到信噪比(SNR)為83.12dB，可滿(mǎn)足設計的要求。

關(guān)鍵詞：爾傳感器讀出電路；高頻調制電路；可變增益放大器；調制器

0引言

隨著(zhù)霍爾傳感器廣泛應用于電子、醫療、器械等各個(gè)方面，對其輸出信號進(jìn)行準確采集變得至關(guān)重要。經(jīng)研究發(fā)現，在3.3V電源電壓，±0.4T磁場(chǎng)強度條件下，霍爾傳感器輸出信號范圍在±150mV之間。而在通常應用中，霍爾傳感器大多處在較小的磁場(chǎng)里，一般為mT數量級，因此霍爾傳感器的輸出信號較小，容易受到外界環(huán)境的干擾，需要對輸出信號進(jìn)行放大處理。同時(shí)，基于輸出信號頻率較低的特性，需要采用低頻噪聲抑制電路來(lái)降低噪聲對信號帶來(lái)的影響。后以模數轉換器作為信號進(jìn)行數據轉換與精度測量的模塊也是*的。

國外對于讀出電路的研究已經(jīng)較為成熟，而國內近些年來(lái)也有較大發(fā)展，如上海華虹、中國科學(xué)院微電子所以及中國科學(xué)院大學(xué)在讀出電路設計方面都有相應成果，本文在這些研究基礎上加入噪聲抑制電路，進(jìn)一步改善讀出電路的性能。

霍爾傳感器讀出電路的設計如圖1所示，主要由對信號進(jìn)行放大的可變增益放大器以及對信號進(jìn)行轉換的模數轉換器組成。其中，為避免低頻噪聲和失調的影響，在設計中加入了高頻調制結構，將噪聲和失調轉移到信號帶寬之外，以改善整體電路性能。

圖1霍爾傳感器讀出電路結構

本文詳細介紹了讀出電路芯片的設計，對電路的基本理論與架構進(jìn)行研究與分析，完成從Simulink建模，電路設計到版圖布局各個(gè)環(huán)節，終進(jìn)行后仿真，實(shí)現目標要求。

1整體電路建模

從讀出電路基本理論與架構出發(fā)，基于MATLAB平臺對于整體電路結構進(jìn)行模型仿真。如圖2所示，框圖由上到下分別為基于高頻調制的可變增益運算放大器，sigma—delta調制器以及降采樣數字濾波器。具體流程如下：可變增益運算放大器根據輸入信號幅度大小自動(dòng)選擇合適的放大倍數進(jìn)行信號放大。放大后的信號由sig-ma-delta調制器進(jìn)行積分量化，轉化為1bit的數字信號，然后經(jīng)過(guò)后級降采樣數字濾波器的濾波和抽樣過(guò)程，輸出高精度的數字碼。

幽2讀出電路的MATLAB模型

該設計提出在運算放大器的輸入與輸出節點(diǎn)加入高頻調制電路，其目的主要是將運放產(chǎn)生的1/f噪聲和失調調制到信號帶寬之外，然后在濾波器的作用下濾除掉，避免噪聲和失調對低頻小信號產(chǎn)生影響。因此高頻調制電路的功能主要是完成對噪聲信號的調制。由傅里葉級數可知：假設P是周期為T_P占空比為50％的方波信號。傅里葉系數設為P_K。由此可以得到：

 （1）

若將噪聲的功率譜密度（PSD）設為S_n（w），則經(jīng)過(guò)一次調制的噪聲功率譜密度S_n（w）可以表示為：

     （2）

由式(2)可以得出：噪聲頻譜S_n經(jīng)過(guò)一次調制被轉移到斬波信號P的奇次諧波上，因而削弱了信號基帶內的噪聲。而在高頻調制電路模型搭建過(guò)程中，高頻調制電路的頻率應滿(mǎn)足：

     （3）

其中，K≥2，BW_signal為信號帶寬，f_corner，為噪聲角頻率。

而對于調制器的設計，則應先確定其噪聲傳輸函數。因為調制器的功能相當于低通的模擬濾波器，所以可以根據巴特沃茲濾波器的特性來(lái)對其進(jìn)行分析，得到二階單環(huán)調制器的噪聲傳輸函數(NTF)為：

      （4）

基于式(4)，由調制器的架構，可以推導所需增益以及反饋因子的范圍，然后帶入模型進(jìn)行仿真，確定合適的值。

由于sigma-delta模數轉換器的整體電路是由模擬調制器和數字濾波器共同構成，調制器部分決定設計的精度，而數字濾波器部分決定設計的面積和功耗，所以在對濾波器進(jìn)行設計時(shí)，可以使用CIC濾波器、補償濾波器以及半帶濾波器的組合來(lái)盡可能的降低所需的硬件開(kāi)銷(xiāo)，以減小電路的面積和功耗。

考慮實(shí)際電路設計中各種非理想因素如：KT/C噪聲、時(shí)鐘抖動(dòng)、運放的有限增益、帶寬壓擺率以及開(kāi)關(guān)非線(xiàn)性等的影響，確定模型中各個(gè)參數的指標。終得到仿真結果如圖3所示，信噪比達到84.2dB，達到預期74dB的設計目標。

圖3MATLAB模型仿真結果

2關(guān)鍵單元電路設計

2.1高頻調制電路

高頻調制電路作為降低電路噪聲及失調的關(guān)鍵模塊，其內部開(kāi)關(guān)的結構如圖4(a)和圖4(b)所示。

圖4關(guān)鍵電路

由圖4(a)可知，在高頻調制電路中，隨著(zhù)時(shí)鐘信號的交替變化，能夠選通不同的信號路徑，實(shí)現信號與方波相乘的功能。其中，對于方框中電路的選取只需要考慮信號能夠無(wú)損失傳輸即可。很簡(jiǎn)單的情況是使用單個(gè)NMOS管來(lái)實(shí)現開(kāi)關(guān)的功能，但是由于單個(gè)NMOS管做開(kāi)關(guān)存在非線(xiàn)性以及閾值電壓變化的問(wèn)題，會(huì )在電路中引入諧波失真，影響電路性能。所以本設計采用柵壓自舉開(kāi)關(guān)的結構，如圖4(b)所示，當CLK為高電平時(shí)，M7管截止，M3和M8管導通，使得c3兩端的電壓為電源電壓；當CLK為低電平時(shí)，M3和M8管關(guān)斷，M4和M6導通，此時(shí)，M7也處于導通狀態(tài)且柵源電壓為C3兩端的電壓，因此與輸入信號的大小無(wú)關(guān)。即增加了開(kāi)關(guān)導通電阻的線(xiàn)性度。同時(shí)柵壓自舉開(kāi)關(guān)的使用一方面避免了單個(gè)開(kāi)關(guān)導通時(shí)電阻較大的問(wèn)題，另一方面也降低了時(shí)鐘饋通等因素的影響。

2.2可變增益運算放大器

由上述sigma-delta模數轉換器的模型結構可以驗證，在滿(mǎn)擺幅范圍內，隨著(zhù)輸入信號幅度增加，模數轉換器的峰值信噪比(PSNR)也會(huì )增加，但是接近滿(mǎn)擺幅時(shí)，會(huì )引起調制器中后級積分器出現過(guò)擺幅的現象，從而在輸出引入大量諧波，使得PSNR下降。所以盡量選擇合適的信號幅值輸入。而霍爾傳感器處在不同磁場(chǎng)中，輸出信號幅度不同，這就使得通過(guò)轉換器轉換得到的精度產(chǎn)生很大差異。所以該設計在霍爾傳感器和模數轉換器之間加入可變增益的運算放大器，一方面可以放大端電路輸出的小信號，另一方面又可以調節自身輸出信號幅度以適應后級模數轉換電路的要求，結構如圖5所示。

圖5可變增益運算放大器

在設計中，為保證電路穩定性，運放采用閉環(huán)結構。根據不同輸入信號的幅度大小，由數字電路控制選取不同的開(kāi)關(guān)閉合，然后通過(guò)電阻比值對信號進(jìn)行相應倍數的放大。其中對于阻值的選取，要考慮版圖的布局，以減小電阻失配誤差帶來(lái)的影響。此外，設計中加入了高頻調制電路，使得運放產(chǎn)生的1If噪聲和失調移到高頻端，以降低信號帶內噪聲。如圖6所示，虛線(xiàn)和實(shí)線(xiàn)分別為不加調制電路與加入調制電路的運放等效輸入噪聲的仿真結果，由圖6可以看出，高頻調制電路有效地抑制了低頻噪聲。

圖6不加與加入凋制電路的運放等效輸入噪聲波形

2.3sigma-delta調制器

傳統的Nyquist模數轉換器利用復雜的比較方式實(shí)現對信號幅度量化的功能。但是由于近些年來(lái)工藝技術(shù)不斷發(fā)展，器件尺寸以及電源電壓不斷減小，器件的失配對于傳統模數轉換器的影響越來(lái)越大。而sigma-delta調制器利用其自身的環(huán)路調節勢，很大地減小了器件失配對電路精度的影響，易于實(shí)現高精度的轉換。調制過(guò)程的實(shí)質(zhì)就是將信號帶內大部分噪聲移到帶外，再經(jīng)過(guò)后級濾波器濾除，以提高信噪比，即提高轉換精度。該設計中sigma—delta調制器主要是由開(kāi)關(guān)電容積分器、量化器、反饋DAC以及兩相非交疊時(shí)鐘4個(gè)模塊構成。

其中，積分器作為調制器實(shí)現低通濾波功能的主要模塊，結構如圖7所示，由兩相非交疊時(shí)鐘來(lái)控制電路的采樣與積分過(guò)程，同時(shí)為避免溝道電荷注入引入非線(xiàn)性誤差，在每個(gè)過(guò)程中，

控制靠近運放輸入端的開(kāi)關(guān)先斷開(kāi)，這樣避免了與輸入信號有關(guān)的電荷對運放輸出產(chǎn)生影響，但是這種方式會(huì )在電路中引入直流偏移，而直流偏移的影響能夠通過(guò)全差分結構來(lái)消除。

圖7積分器電路結構

在實(shí)際設計過(guò)程中，如果考慮運放有限增益以及寄生電容的影響，其傳輸函數為：

  （5）

其中，分別為積分器的增益誤差以及極點(diǎn)誤差。

由式(5)可以看出，由于非理想因素的影響使得傳輸函數的極點(diǎn)由原點(diǎn)處發(fā)生了偏移，這樣會(huì )削弱積分器電路對于帶內噪聲的抑制作用。所以設計積分器參數時(shí)對于各種非理想因素造成的影響要在面模型設計中進(jìn)行詳細分析，在非理想情況下，確定合適的參數值。同可變增益運放一樣，積分器中也可以加入高頻調制電路，以避免低頻噪聲影響。但在調制器設計中只需要考慮階積分器的噪聲即可。可以證明：假設在n階單環(huán)調制器中，第i個(gè)積分器的等效輸入噪聲為E_n,i，則整個(gè)調制器的等效輸入噪聲E_i可以表示為：

   （6）

式(6)成立的條件是當n≥2時(shí)，調制器處于穩定狀態(tài)。其中，K1，K2,a分別為及第二個(gè)積分器的增益衰減因子。從式子可以看出，除階積分器之外，第i(i>1)階積分器都受到i-1階的調制作用。所以在進(jìn)行調制器設計時(shí)，只需要在階調制器中加入高頻調制電路。對于量化器的設計，從降低功耗角度考慮，本文采用動(dòng)態(tài)鎖存比較器來(lái)實(shí)現。如圖8所示，其工作過(guò)程主要分為2個(gè)階段：預置期和再建期。在預置階段，將CLKl置為低電平，CLK2置為高電平，M11和M14導通，C、d兩點(diǎn)被充電到電源電壓。而開(kāi)關(guān)管M2a作為復位管，電流流經(jīng)M2a使得a、b兩點(diǎn)的電位差迅速減小，且與此時(shí)的輸入電壓差成正比。下一時(shí)刻，CLKl被置為高電平，CLK2為低電平。比較器進(jìn)入再建期即比較階段，將復位后a、b兩點(diǎn)的差值作為比較電壓的初始值，之后在正反饋作用下，a、b兩點(diǎn)電壓被拉到電源電壓和地，得出比較結果。

 此外，在比較器設計過(guò)程中需要著(zhù)重考慮復位管M2a的尺寸問(wèn)題。若管子尺寸設計較小，則管子電阻變大，流過(guò)M2a的電流將減小，繼而降低了a、b兩點(diǎn)平衡的速度，增加了復位階段的時(shí)間；但若管子尺寸設計的較大，管子的電阻變小，使得復位后a、b兩點(diǎn)的電壓差較小，降低了再建速度。所以設計時(shí)應按照要求折衷考慮。比較器設計中還需要考慮到比較器的kick-back噪聲和失調的影響，其中，kickback噪聲是比較器的輸出通過(guò)管子的寄生電容耦合到輸入引起的，可以通過(guò)引入開(kāi)關(guān)電容的采樣電路來(lái)降低其影響。而失調主要是由輸入管的匹配精度決定，所以在比較器的版圖設計時(shí)應注意輸入管的擺放。

由于調制器輸入擺幅設計為1V，要實(shí)現12bits的有效精度，比較器的小精度達到1/2個(gè)LSB即可，通過(guò)仿真，比較器能實(shí)現精度為0.1mV的比較，滿(mǎn)足設計要求。

3、版圖與仿真

本設計是基于SMIC0.18um混合信號CMOS工藝實(shí)現的，在3.3V電源電壓下整體電路的功耗為2.1mW，讀出電路的版圖布局，如圖9所示，面積為1.05mmX0.73mm。

圖9霍爾傳感器版圖設計

基于整體版圖設計，進(jìn)行寄生參數提取，然后在輸入信號為4mV，端放大器放大100倍，時(shí)鐘頻率為256kHz的條件下進(jìn)行后仿真。仿真結果如圖10所示，信噪比為83.12dB，有效位數為13.5bits，滿(mǎn)足了設計的要求。

圖10讀山電路FFT分析結果

4安科瑞霍爾傳感器產(chǎn)品選型

4.1產(chǎn)品介紹

霍爾電流傳感器主要適用于交流、直流、脈沖等復雜信號的隔離轉換，通過(guò)霍爾效應原理使變換后的信號能夠直接被AD、DSP、PLC、二次儀表等各種采集裝置直接采集和接受，響應時(shí)間快，電流測量范圍寬精度高，過(guò)載能力強，線(xiàn)性好，抗干擾能力強。適用于電流監控及電池應用、逆變電源及太陽(yáng)能電源管理系統、直流屏及直流馬達驅動(dòng)、電鍍、焊接應用、變頻器，UPS伺服控制等系統電流信號采集和反饋控制。

4.2產(chǎn)品選型

4.2.1開(kāi)口式開(kāi)環(huán)霍爾電流傳感器

 表1

4.2.2閉口式開(kāi)環(huán)霍爾電流傳感器

 表2

4.2.3閉環(huán)霍爾電流傳感器

表3

4.2.4直流漏電流傳感器

 表4

5實(shí)驗結論

本文基于石墨烯霍爾傳感器輸出信號的特點(diǎn)，完成了其讀出電路的設計。采用可變增益運算放大器對信號進(jìn)行放大，再由過(guò)采樣ADC進(jìn)行數據轉換與精度測量。而在整個(gè)過(guò)程中，通過(guò)高頻調制方式降低低頻噪聲以及失調的影響，以改善電路的性能。終在smico.18μM1P6MCOS工藝條件下，對整體電路進(jìn)行測試，結果表明電路滿(mǎn)足12bits的設計目標。

【參考文獻】

[1] 孫海燕，趙雅靜，張曉波，戴瀾.基于高頻調制的霍爾傳感器讀出電路設計術(shù)

[2] 陳鋮穎，蔣見(jiàn)花，胡曉宇.一種基于石墨烯霍爾器件的讀出電路設計[J]．微電子學(xué)與計算機，2013，12(30)：137—141．

[3] 安科瑞企業(yè)微電網(wǎng)設計與應用手冊2020.06版